LED-Gehäusetechnologie, die üblicherweise bei 40 Chips verwendet wird (Teil 2)

11, DIL (Dual-Line) DIP-Kurzname (siehe DIP).

Europäische Halbleiterhersteller verwenden diesen Namen häufiger.

12, DIP (Dual-In-Line-Paket), Dual-In-Line-Paket.

Eines der Plug-In-Gehäuse, die Leitungen werden von beiden Seiten des Gehäuses herausgeführt, und die Gehäusematerialien bestehen aus Kunststoff und Keramik. DIP ist das am weitesten verbreitete Plug-In-Paket. Sein Anwendungsbereich umfasst Standard-Logik-IC, Speicher-LSI und Mikrocomputerschaltung.

Die Mitte des Pins ist 2,54 mm und die Anzahl der Pins liegt zwischen 6 und 64. Die Gehäusebreite beträgt normalerweise 15,2 mm. Einige Pakete mit Breiten von 7,52 mm und 10,16 mm heißen skinnyDIP bzw. slimDIP (schmaler DIP-Typ). In den meisten Fällen ist es jedoch nicht differenziert und wird einfach als DIP bezeichnet. Außerdem wird keramisches DIP, das mit niedrigschmelzendem Glas versiegelt ist, auch als Cerdip bezeichnet (siehe Cerdip).

13, DSO (Dualsmallout-Flusen)

Doppelseitiges kleines Umrisspaket. Ein anderer Name für SOP (siehe SOP). Einige Halbleiterhersteller verwenden diesen Namen.

14, DICP (dualtapecierierpaket)

Beidseitig mit Pin bestücktes Paket. Eine von TCP (auf Paket). Die Leitungen werden auf dem Isolierband hergestellt und von beiden Seiten der Packung herausgezogen. Aufgrund der TAB-Technologie (Automatic On-Load-Löten) ist das Gehäuse sehr dünn. Es wird häufig in LSIs für Flüssigkristallanzeige-Treiber verwendet, die meisten davon sind jedoch feste Produkte. Außerdem befindet sich ein 0,5 mm dickes Speicher-LSI-Booklet-Paket in der Entwicklungsphase. In Japan wird DICP nach dem EIAJ-Standard (Japan Electromechanical Industry) als DTP bezeichnet.

15, DIP (dualtapecierierpaket)

Ebd. Der japanische Electronic Machinery Industry Association-Standard für den Namen DTCP.

16, FP (flaches Paket)

Flaches Paket. Eines der Surface Mount-Pakete. Ein anderer Name für QFP oder SOP (siehe QFP und SOP). Einige Halbleiterhersteller verwenden diesen Namen.

17, Flip-Chip

Umgekehrte Lötspäne. Eine der Technologien zum Bare-Chip-Packaging besteht darin, Metallhöcker in den Elektrodenbereichen des LSI-Chips auszubilden und dann die Metallhöcker mit den Elektrodenbereichen auf dem gedruckten Substrat zu verbinden. Der Footprint des Gehäuses entspricht im Wesentlichen der Chipgröße. Es ist die kleinste und dünnste aller Verpackungstechnologien.

Wenn sich jedoch der Wärmeausdehnungskoeffizient des Substrats von dem des LSI-Chips unterscheidet, tritt an der Verbindung eine Reaktion auf, wodurch die Zuverlässigkeit der Verbindung beeinträchtigt wird. Daher ist es notwendig, den LSI-Chip mit einem Harz zu verstärken und ein Substratmaterial zu verwenden, das im Wesentlichen den gleichen Wärmeausdehnungskoeffizienten aufweist. Die SiS756 North Bridge ist im neuesten Flip-Chip-Gehäuse erhältlich und unterstützt den AMDAthlon64 / FX-Zentralprozessor vollständig. Unterstützt die PCI ExpressX16-Schnittstelle und bietet eine Grafikkarte mit bis zu 8 GB / s bidirektionaler Übertragungsbandbreite. Unterstützt die höchste HyperTransport-Technologie mit einer Übertragungsbandbreite von bis zu 2000 MHz / sMHz.

18, FQFP (finepitchquadflatpackage)

Die kleine Stiftmitte stammt vom QFP. Bezieht sich normalerweise auf QFP mit einem Stiftabstand von weniger als 0,65 mm (siehe QFP). Einige Dirigentenhersteller verwenden diesen Namen. Die Paketform von PQFP (PlasticQuadFlatPackage) PQFP ist am häufigsten. Die Chip-Pins sind sehr klein, die Pins sind sehr dünn und viele große oder große integrierte Schaltungen werden in dieser Gehäuseform verwendet, und die Anzahl der Pins beträgt im Allgemeinen mehr als 100. Die 80286, 80386 und einige 486-Motherboard-Chips Chips in diesem Paket müssen mit der SMT-Technologie (Surface Mount Equipment) an die Platine gelötet werden. Mit der SMT-Technologie montierte Chips müssen nicht auf der Platine punktiert werden. Das Verlöten mit der Hauptplatine kann erreicht werden, indem die Schenkel des Chips mit den entsprechenden Lötverbindungen ausgerichtet werden. Auf diese Weise gelötete Chips lassen sich ohne spezielle Werkzeuge nur schwer demontieren. Die SMT-Technologie ist auch im Bereich des Chip-Lötens weit verbreitet, und viele fortschrittliche Gehäusetechnologien erforderten das SMT-Löten.

19. CPAC (Globetoppadarray-Träger)

American Motorolas Spitzname für BGA.

20, CQFP-Militärwaferkeramik-Lithographiepaket (CeramicQuadFlat-PackPackage)

Der Wafer auf der rechten Seite ist ein Militärchip-Package (CQFP), wie es vor dem Einsetzen in den Kristall getan wurde. Dieses Paket ist nur in militärischen Produkten und in der Luftfahrtindustrie erhältlich. Neben dem Waferschlitz befindet sich ein dickes, goldfarbenes Fach (höher, auf dem Foto nicht sichtbar), um Strahlung und andere Interferenzen zu vermeiden. An der Peripherie sind Schraubenlöcher vorgesehen, um den Wafer an der Hauptplatine zu befestigen. Am interessantesten sind die vergoldeten Pins, die die Dicke des Chipgehäuses stark reduzieren und eine hervorragende Wärmeableitung ermöglichen.